Excellent Student Author Award for ASP-DAC 2021 を受賞

2021年3月3日にオンライン開催されたIEICE VLSI設計技術研究会(VLD)において、D3の鄭君が Excellent Student Author Award for ASP-DAC 2021 を受賞しました。

今回の受賞は下記の論文が対象です。

T. Cheng, Y. Masuda, J. Nagayama, Y. Momiyama, J. Chen, and M. Hashimoto, “Mode-wise voltage-scalable
design with activation-aware slack assignment for energy minimization,” in 2021 Asia and South Pacific
Design Automation Conference (ASP-DAC), Tokyo, Japan, 2021, pp. 284-290.

投稿者:vlsilab 投稿日時:

IEEE 関西支部 学生研究奨励賞受賞

2021年2月18日にオンライン開催された IEEE関西支部総会において,D3の白井君が IEEE関西支部学生研究奨励賞 を受賞しました.
本賞は,優れた英文論文を発表し,IEEEがカバーする分野の発展への将来の貢献が期待される関西支部の学生員を表彰するものです.
今回の受賞は下記の論文が対象です.

Ryo Shirai and Masanori Hashimoto, “DC Magnetic Field Based 3D Localization with Single Anchor Coil,” IEEE Sensors Journal, vol. 20, no. 7, pp.3902–3913, 2020.

投稿者:vlsilab 投稿日時:

情報処理学会 山下記念賞、IEEE CEDA All Japan Joint Chapter Academic Research Award、SLDM研究会2020年度最優秀発表学生賞

2020年3月に博士課程を修了した土井さんが以下の賞を受賞しました。DAシンポジウム2019での発表「ビアスイッチFPGAの部分的再構成における書き換えスイッチ数の最小化」に対する受賞です。

情報処理学会 山下記念賞 (2021/3)
IEEE CEDA All Japan Joint Chapter Academic Research Award (2020/12)
SLDM研究会2020年度最優秀発表学生賞 (2020/9)

投稿者:vlsilab 投稿日時:

成果発表 (DATE, MWSCAS, AICAS, ISCAS, RADECS, ITC, NSREC 2020)

下記の成果発表を国際会議で行いました。すべてオンライン開催でした。

Design Automation and Test in Europe (DATE) において、粟野先生、2020年3月に博士課程を卒業した土井さん研究成果を発表しました(2020/4)
“BYNQNet: Bayesian Neural Network with Quadratic Activations for Sampling-Free Uncertainty Estimation on FPGA”
“Fault Diagnosis of Via-Switch Crossbar in Non-Volatile FPGA”

International Midwest Symposium on Circuits and Systems (MWSCAS)において、2020年3月に修士課程を卒業した清水さんの研究成果を橋本先生が代理で発表しました(2020/8)
“Position and Posture Estimation of Capsule Endoscopy with a Single Wearable Coil Toward Daily Life Diagnosis”

International Conference on Artificial Intelligence Circuits and Systems (AICAS)において、2020年3月に修士課程を卒業した大西さんの研究成果を劉先生が代理で発表しました(2020/8)
“Memory Efficient Training Using Lookup-Table-Based Quantization for Neural Network”

International Symposium on Circuits and Systems (ISCAS)において、M2のLopezくんが研究成果を発表しました(2020/10)。
“Low-Cost Reservoir Computing Using Cellular Automata and Random Forests”

European Conference on Radiation and Its Effects on Components and Systems (RADECS)において、M2の伊東君、Zhangさんが研究成果を発表しました(2020/10)。
“Analyzing DUE Errors with Neutron Irradiation Test and Fault Injection to Control Flow”
“Fault Mode Analysis of Neural Network-Based Object Detection on GPUs with Neutron Irradiation Test”

International Test Conference (ITC)において、春に博士課程を修了したChenさんが研究成果を発表しました(2020/11)。
“Proactive Supply Noise Mitigation with Low-Latency Minor Voltage Regulator and Lightweight Current Prediction”

Nuclear and Space Radiation Effects Conference (NSREC) において、社会人D学生の加藤さんが研究成果を発表しました(2020/11)。
“Muon-Induced Single-Event Upsets in 20-nm SRAMs: Comparative Characterization with Neutrons and Alpha-Particles”

投稿者:vlsilab 投稿日時:

嵩賞

2019年3月に博士課程を修了した増田豊先生が嵩賞を受賞しました(2019/3/25)。嵩賞は大阪大学情報科学研究科等で博士の学位を取得した優秀な若手研究者を表彰するものです。下記の博士論文の成果が評価されました。
“An MTTF-aware Design and Post-Silicon Validation Methodology for Adaptive Voltage Scaling”

投稿者:vlsilab 投稿日時:

2019年度送別会

2019年10月付けで東京工業大学へ異動し,准教授に着任された劉先生の謝恩会と,2019年度卒業生の卒業祝賀会を去る2020年2月29日に新大阪江坂東急REIホテルにて行いました. 今までのご指導のお言葉,またご指導頂いた全てのことを本当に感謝しております.

投稿者:vlsilab 投稿日時:

集積回路研究会 優秀若手講演賞受賞

5月11日,D3の白井君が,2019年度 集積回路研究会 優秀若手講演賞 を受賞しました.
本賞は,電子情報通信学会 集積回路研究会が主催する研究会において,優れた研究発表を行った33歳未満の研究者に授与されるもので,今回の受賞は下記の発表が対象です.

白井 僚,橋本 昌宜“送信機と電源線のインピーダンスを整合させる電源線アンテナ化手法”

なお,本表彰式は新型コロナウィルスの影響により,オンラインで開催されました.


投稿者:vlsilab 投稿日時:

IPSJ全国大会

2020年3月5日〜7日に開催された情報処理学会(IPSJ) 第82回全国大会で、B4の大原くんが”部分2値化オートエンコーダを用いたヒューマノイドロボットによる柔軟物操作のための軽量End-to-End学習”というタイトルで発表しました。

投稿者:vlsilab 投稿日時:

プレスリリース (ビアスイッチ FPGA)

日本電気、京都大学、立命館大学、高知工科大学と実施してきたCREST研究成果をプレスリリースしました(2020/2/18)。新ナノデバイスであるビアスイッチをFPGA(Field Programmable Gate Array)のプログラム機能実現に利用することで、FPGAチップの12倍の高密度化実装に世界で初めて成功しました。また、AIアプリケーションに適したFPGAアーキテクチャを開発し、5倍のエネルギー効率向上が期待できること、半導体微細プロセスの採用により継続的な性能向上が期待できることを明らかにしました。

大阪大学からのプレスリリース
https://resou.osaka-u.ac.jp/ja/research/2020/20200218_1
JSTからのプレスリリース
https://www.jst.go.jp/pr/announce/20200218/index.html

主な関連報道
日刊工業新聞 “12倍の実装密度 書き換え可能集積回路” 23面 (2020/2/18)
https://www.nikkan.co.jp/articles/view/00548273
日経新聞(オンライン版) “阪大、次世代のFPGAチップにトランジスタを用いず12倍の高密度化実装に成功” (2020/2/18)
https://www.nikkei.com/article/DGXLRSP529179_Y0A210C2000000/
日経産業新聞 “チップのプログラム量12倍に” 5面 (2020/2/20)
PC Watch (Web) “阪大、FPGAの実装密度を12倍向上させる「ビアスイッチ」を開発” (2020/2/18)
https://pc.watch.impress.co.jp/docs/news/1235803.html
日経クロステック (Web) “FPGAにブレークスルーか、ビア・スイッチで論理回路面積を1/10未満に” (2020/2/20)
https://xtech.nikkei.com/atcl/nxt/event/18/00098/00004/
EE Times Japan (Web) “ビアスイッチでプログラムするFPGAチップを開発” (2020/2/27)
https://eetimes.jp/ee/articles/2002/27/news025.html
EurekAlert! (Web) “A flexible brain for AI” (2020/3/9)
https://eurekalert.org/pub_releases/2020-03/ou-afb030920.php
AlphaGalileo (Web) “A flexible brain for AI” (2020/3/9)
https://www.alphagalileo.org/en-gb/Item-Display/ItemId/190085

投稿者:vlsilab 投稿日時:

ISSCC 2020

2月16日から20日にサンフランシスコで開催された International Solid-State Circuits Conference (ISSCC) において、橋本先生が ”Via-Switch FPGA: 65nm CMOS Implementation and Architecture Extension for AI Applications”という題目で講演を行いました。CRESTの研究成果です。

投稿者:vlsilab 投稿日時: